¬□CT Δ\/ΔII.ARI F COPY □ 日本国特許庁(JP)

10 特許出願公衷

母公 表 特 許 公 報 (A)

四63 - 503261

砂公装 昭和63年(1988)11月24日

@Int_Cl.4

識別記号

庁内整理番号

審 査 請 求 未請求

部門(区分) 7(2).

H 01 L 23/12

L-7738-5F R-7735-5F

予備審査請求 未請求

(全 8 頁)

公発明の名称

超高密度パツド配列チツブキャリア

の特 度 昭62-501115

頤 昭61(1986)12月22日 **6629出**

學翻訳文提出日 昭62(1987)9月2日 ⑩国際出願 PCT/US86/02814

國国際公開番号 WO87/04316

動国際公開日 昭62(1987)7月16日

優先権主張

Ø1986年1月3日90米国(US)90816164

個発 明 者

砂発 明 者

フリーマン, ブルース ジョセ

アメリカ合衆国フロリダ州33068, エヌ・ローダーディル, エス・

ダブリユー・フオーテイーンス・コート,7405番

ドリンスキー, デール

アメリカ合衆国フロリダ州33065, コーラル・スプリングス, エ

ヌ・ダブリユー・セブンティーン・マナー,8740番

砂出 題 人 モトローラ・インコーポレーテ アメリカ合衆国イリノイ州60196, シャンバーグ, イースト・アル

ゴンクイン・ロード, 1303番

20代 理 人

ッド 弁理士 玉蟲 久五郎

砂指 定 国

DE(広域特許), FR(広域特許), GB(広域特許), IT(広域特許), JP, KR, NL(広域特許), SE(広域 特許)

最終頁に続く

財水の範囲

1. 半導体チップを取付け、保護カパーに適合する改 良されたチップリアリア装置であつて、

カバーが取付けられ、レーザ・ドリルにより形成 される導電性質通孔列を有し、その各々が両主製面 上の導体により取用せれ、はんだブラグによりブラ グされ、上表面上に外方に延びている複数の導電性 タンナを経て、その上表面の周辺近傍のパッド列に 危気的に接続するようにした碁部を形成する予備統 成セラミツク基板手段、

前記予傭焼成セラミック基根上及びパッド列内で それに取付けられる剛体シートとして配置され、前 記貫通孔列及び前配外部は位置するランナチの一部 をカパーし、半導体チップに取付けられる上表面を 有する柔軟性勝葉体歴手段、

半導体チップを電気的に絶縁的に取付け、前配複 数の海電性ランナに対し、また、各貧通孔に対し密 封封止を与えると同時に前記予偏撓成セラミツク器 板手段の底表面上のパッド配列インタフェースを形 成する前記はんだによりプラグした真逸孔に対し、 下方領域の使用を可能にし、それにより、チップキ ヤリア展置が著しく大きなペッド配列密度を示す条 **軟柱勝軍体層**、

を具える超高密度パッド配列チップ・キャリア装置。

- 2 前記予備焼成セラミック基板は、アルミナのよう な材料から成る前記請求の範囲第1項記載のチップ ・キャリア茲置。
- 3. 前記录軟性財電体層手段は、ポリイミドフィルム のようなポリマ材料から成り、前配柔軟性酵気体層 は、接着剤のような材料を使用して予備焼成セラミ ック基根に貼着される前記請求の範囲第1項記載の チップ・キャリア英量。
- 前記录数性誘電体層手段は、予備締成セラミック 基板手段に直接貼着される前配請求の範囲第1項記 戦のチップ・キヤリア鼓隆。
- 前記予備競成基故手段の底表面上の貫通孔内に形 成される前記はんだのブラグは、それが取付けられ るポード上のチップ・キャリア姦世を高くするよう に作用し、それによりチップ・キャリア契量とポー どとの間に間隙を与え、最終アセンブリを容易にし、 作楽をきれいにする前記間求の範囲第1項記載のチ ップ・キャリア鼓団。
- 前記录款性飼電体眉手設は、その上に取付けられ る半導体ナップから前配予備焼成セラミック基板手 敦士で良好な熱伝導路を与える前記請求の範囲第1 項記載のチップ・キャリア装置。
- 7. 前記录数性簡電体指手段は、半導体チップを取付 ける金属化上表面を具える前配請求の範囲第1項記

特表昭63-503261(2)

数のテップ・ヤヤリア鼓型。

8. 気部対止したパッケーツを与えるセラミックペースを有するテップ・キャリアをつくる方法であつて、レーザドリル及び導電性金属化により導電性質通孔配列を有する予備焼成セラミック基板からセラミックペースを形成し、質通孔を具える工程、

各々が導電性質適孔を具える事体により電気等体 配列を描写し、電気メッキし、エッチングする工程、 導電性質適孔を遅視するはんだによりブラグする工程、

項目後月通礼を起次するけんだによりブラクする 単独、

前配セラミックペースの第2主表面を金属化し、 次いで、各々がはんだによりブラグした貫通孔に接 続される導電性ランナにより、その上部主表面上で 外方に延びている複数の導電性ランナを抽写し、電 気メッキし、エッチングする工程、

前記セラミックペースの上部主表面上に、上表面を有する柔軟性誘電体層を取付け、その下方の導電性ランナ整定から熱像した半導体チップを取付ける工程。

前配录軟性誘電体層は、学導体チップの電気的に 総裁性ある取付けを与え、複数の導電性ランナ及び 各貫通孔に対し気密對止を与えると同時に前配子係 焼成セタミック蓄収の底袋国上にベッド配列インタフェースを形成するはんだによりブラグした貫通孔に対し、その下方領域の使用を可能にし、それによって、チップ・キャリア装置は零しく大きなパッド配列密度を示す工程、

を具えるチップ・キャリアの製造法。

- 9. 柔軟性誘電体債を前配セラミックベースに取付ける工程は、前配条軟性誘電層をそとに接着剤により 貼着する工程を含む、前記請求の範囲類8項記載の チップ・キャリアの製造法。
- 10. 前記柔軟性時間体層を前記セラミックペースに貼 着する工程は、前記柔軟性誘電体層をそこに辞法に よる被覆する工程を含む、前記翻求の範囲第8項記 載のナップ・キャリアの製造法。

男 組 書

超高密度パット配列チップ・キャリア

発明の背景

本発明は、一般的にはチップ・キャリアに限するものであり、存にリードレス・チップ・キャリアに関する。

大規模条領回路テップの大きさの増大とともに、テ ップに作らなければならない入力及び出力接続の数も 相応して増加した。との傾向は、 2 列の平行を接続ビ ンを持つデュアル・イン・ライン形チップ・パッケー ジより、より小さく罵密度のリードレス・テップ・キ ヤリアへの発展を促進した。一般的にリードレス・チ ップ・キャリアは、テップが搭載された基板をたは基 部を形成するアルミナのようなセラミック根を包含す るペッケージよりなる。リードレス・チップ・キャリ ア中の電気接続時(path)は、キャリアのセラミック 差部の4面の各面に形成される外部接触パッドに、チュ ップのリード級がみちびかれるのを可能にする。ある リードレス・テップ・キャリアは、キャリア底面に形 成される接触パッドさえ含むことができ、チップの下 の領域も利用する。キャリアはまた、對入テップに対 する熱伝導路を提供しなければならず、重要な設計上

考慮すべき事例である。それからチンプ・キャリアは音流、一般的にはより大きいプリント回路(PC)板をたはセラミック板上にチンプ・キャリアの接触ペッド上にチンプを遊書きに(mirror)した対応接触ペッド上にチンプをかんたんに置くことにより表面取付けされる。電気的及び機械的接続は、それから、この一般的にはんだいびにチンプ・キャリアを凝液する(reflow)はんだによりはんだ付けすることによりまされる。この単領はデュアル・イン・タイン形ペッケージを被(ボード)に取付けるのより傾わしては少なく、より高密度の入力及び出力接続が違成されるのを可能にする。

特表昭63-503261(3)

労しい場合にはこの熱サイクルは、チップ・キャリアが、その取付けられた役(ボード)より分離される原因となる。設計の位の局面と妥為するため、そのようなリードを最小にする方法を決定する研究がおもこれた。例えば、小さいセラミック・チップ・キャリアは、特にそれがブリント回路投(ボード)に取付けられた時には、大きいテップ・キャリアより熱サイクル扱にかいて、より高い信頼度で動作することがブ・キャリアの全体的信頼度の改替を求めれば、設計者はテップ・キャリアの大きさの積少に努めれば、設計者はテップ・キャリアの大きさの積少に努めればならないのは明らかである。

されるチップ・キャリア装置は、共通鋭成層の必要を 旅去する2部分製造(two-part manufacturing) プロセ スを説明するものである。チップ・キャリア委僮のセ ラミツク表板または葯部をはじぬ、導電性ランナは、 両方の主面上に形成され、普通の客膜プロセス使用の 導色性質通孔により相互接続される。實通孔は、一面 より他面への相互接続路を提供するのみでなく、また、 ナップ・キャリアをその最終取付け板(ポード)に柏 互接続する足跡 (footprint)、即ち、パッド配列を形 成する。関示されるチップ・キャリアのセラミック基 板上面には、柔軟な物質体層が張付けられ、との層は 金属化上部層を有し、集積回路サップを受け入れるが イ取付けパッドを提供する。との条款な問覧体層は、 いくつかの重要な機能に役だつ。爲1K、とれは、チ ップ・キャリアのセラミック薔板上面に形成される電 気導体とり条状回路チップもたはダイを組録する。第 2 に、とれは、メタライゼーション(金具化層)を付 **着する適当な面を提供する。 第3 K、 これは非常に浮** く作られる故に、取付け条徴回路チップとチップ・キ ヤリアのセラミック基部との間の熱伝導路を抑止しな い。そとで本発明は、そのようた追加メメライゼーシ ョン・プロセス使用の結果として、広い電気導体をつ くる高価な共通的成技術を利用せず、小さい高倍度の チップ・キャリア装置さたはパッケージが製造される

さ及び密度は、追加的な共通競成プロセス自体化上り制限され、そのプロセス化かける印刷出来る最小事意体電は 127 ミクロン (micrometers) またはミリインチ (milli inches) であり、 203.2 ミクロン総が兵型的な製作機である。 この制限は、共通競成法を用いて製作されるチップ・キャリア化対し、可能な大きさ及び密度を制限し、これらはつぎに、信頼度及び原価にかけるさらに望ましい改善を抑制する。

ナップ・キャリアの総体的大きさ及び製造原価を給かしたから信頼度を改善するため、多くの他の製度が 投業されたが、これらは同時に各種及びその他全部の 制約を覚取するのに成功であるとは判明していない。 発明の何半な契約

本発明の目的は、前述の問題の扱和のために使用で きるチップ・キャリア装置及び製造法を提供すること である。

本発明のさらに他の目的は、また、前述の問題を低原価で軽減する、チップ・キャリア整備及び製造法を提供するととである。

本発明の1局面によれば、それを介して熱伝導路(path)を提供するとともに集積回路テップに取付け、電気的に接続するテップ・キャリア整量が提供され、 これは、より高密度パッケージ製造方法の提供により、 40多の大きさ及び原価の紹小を達成する。とこに開示

のを可能にする。

本発明の製量及び方法にもとづく典型的なチップ・ キャリア・パッケージは、 次に添付の図面及び配送に 関連して説明されるであろう。

図面の簡単な説明

第1図(g)(g)は、技術的に既知の状態のチップ・キャリアの概略図を示す。

第2図(a)~(t)は、セラミック基板を処理するため本 発明により説明される実施例を実行する可能なプロセ ス暦序を図示する。

第3図(a)(b)は、本発明のセラミック基板に柔軟を絶 録層を結合する前に、2次プロセスの利用によりその 柔軟な時間体層の実施例を実行する可能なプロセス順 序を図示する。

第4回は、本発明にもとづきチップ・キャリア契便を形成のため、第2回に図示される1次プロセスにもとづき作成されるセラミック基板と第3回の2次プロセスにより作成される柔軟な誘電体層の結合を図示する。

第5回は、ポンド・ワイヤで接続される取付け半導体チップを有する第4回のチップ・キャリアの上面図を図示する。

解 6 図は、本発明と同一構造及び結果を遊成のため、 第 2 図の 1 次プロセスにもとづき作成されるセラミッ

特表昭63~503261(4)

タ素板、及びそれに付着される異なる 8 次プロセスを 利用する柔軟を物理体層を使用する本発明の他の実施 例を図示する。

詳細以明

さて図面を参照するに、第1図(4)は技術的に氏知の チンプ・キャリアを示す側面格図を図示する。

第1図のは、第1図(a)のテップ・キャリア装置の透 初図上面図を図示し、半導体テップがその上に取付け られている。

第1図()に図示される先行技術に戻り、アルミナ(または A8 *O*) よりなる第1 セラミック暦 100 は、開孔され、それから導電ガラス・金属ペーストで満たされた多数の貫通孔を有する。セラミック暦 100 の主要面の1つには、金属ダイ取付けパッド 104 及びドががンド・パッド 106 のような金属パンドがメンド・パッド 106 は1 列に整列させられ、貫通孔 102 に等間的に接続する。との第1 アルミナ暦 100 に、兵型的にはまたアルミナ製である第2 セラミック暦 108 はまた、関元れた、買流孔 110 を有する。さらに印刷導電体 112 が提供され、第1 セラミック層 100 の買通孔 102 を第2 セラミック暦 108 の貫通孔 110 と相互接続する。第2 セラミック

例では1次プロセスは、解2図に図示され、貫通孔配 列を有するように開孔されるアルミナ基板 200 よりた るセラミック層を製作する。第2回のステップ(工程) を参照のとと。貫通孔は鉄知のレーザ・ドリル加工技 術により形成されるものであろう。 鮮 2 図のステップ **bK進めば、普通の其望メタライセーション技術を使** 用し、第1会員化用 202 がアルミナ蒸板 200 の表面に 加えられる。第2図のステップでに進めば、貫通孔と ともに会員化表面はそとで先学抽写 (photodelinested) され、錦,ニッケル,及び金で電気めつきされ、それ からエッチングされ、それぞれの導意性資通孔に電気 的に接続したまとになつている各導電体 204 を形成す る。 第2回ステツブ d では、アルミナ 基板 200 の食通 孔ははんだにより栓(plug)をされる。とのステップ は、はんだによるプラグ(像)205を形成し、最終チッ プ・キャリア装置に対する表面取付け相互接続点とと もに密接密封を与えるのに役立つ。清掃作業の後に第 2回のステップ a に返み、 第2金属化層 208 がアルミ ナ基根 200 に加えられる。第2回のステップ(で、こ の第2金属化層 208 は同様に先学推写され、電気めつ きされ、エッチングされ、貫通孔のはんだによるブラ グ(役) 206 と相互接続する別個の導電体 210 を形成す

本発明の好ましい実施例によれば、柔軟な財電層を

第 I 図 (a) (b) に図示されるチップ・キャリア装置は、本発明の背景でかなり詳細に示され、前に列挙した全部の欠点を受けるい。即ち、これは、必然的にチップ・キャリア装置の最少可能な大きさを制限する高値な共通院成技術を使用し、ついでその技術は、単価は勿論のとと信頼度に影響する。

さて、本発明の改良されたテップ・キャリア装置の 好ましい実施例に戻り(第2回及び第3回に図示のプロセスを利用する)、その結果として第4回,第5回 に図示の改良ナップ・キャリア装置となる。この実施

つくる2次プロセスは第3図に図示される。第3図の ステップ a は、 Dupont の登録商標 kapton として知られ るポリイミド・フィルムのようたポリマーでつくられ る柔軟な勝電休服 300 で開始する。との誘電体膜 300 は、また、金属化暦 302 を有する。次に、第3回のス テップトに進み、一般的に大きいシーッとして処理さ れるこの餘気体層 300 社、つぎに、図示されるように 必要な角形スリップ 304 に分割される。 第4 図を参照 するに、弟3囚のプロセスによりつくられる金属化さ れた柔軟を認置体ポリイミド・フィルムのスリップ304 は、第2回のプロセスにより前につくられたアルミナ 基根 200 に強りつけられる。柔軟を誘電体スリップ804 は、接着剤402により適当な位置に保持され、その接 着剤はアクリル接着剤でよい。柔軟性誘電体スリップ 304 の会異化上面層 302 は、半導体チップを旅潜させ るように準備される。第5回を参照するに、第4回に 開示されたチップ・キャリア装置の透視図の上面図が 図示され、半導体チップ 502 が金属化糖健体スリップ 304 に取付けられた後に、そのチップへの相互接続の ためポンド・ワイヤが使用される。

結果として本発明の好ましい実施例は40多の大きさの紹小に直接贷款する改善された信頼度を有するチップ・キャリア装置を提供する。さらに、そのコストは、 高温度、共通焼成技術を使用して製作される既知のチ

特表昭63-503261(5)


ップ・キャリア装置と比較すれば、略々如乡低下され た。高温度、共通鏡皮技術を用い製作されるチップ・ キャリアは、 127 ミクロンより 203.2 ミクロン範囲の 導電体傷を選択できるのみであるから、これらの改善 は以前には不可能であつたが、本発明にもとづくテツ・ プ・キャリア装置は 127 ミクロン以下のライン偏の達 **成が可能である。かくて、超高密度チップ・キャリア 奥現に必要とされる以上の大きな精度は、高温度共通 挽成技術に関連する不正確による創約を克取する電気** メツキ・レーザ加工孔のハンダによるブラグ(栓)の使 用を可能にした。さらに其空メメライゼーション(金 属化)技術はあらゆるステップで都合よく使用され、 セラミック基板基部の表面に取付けられる酵電体層と の衝突を避けるのド十分なだけ外方に延びている幅の 狭い導電体を実現した:最初に、既知の実空メメライ ゼーション(金属化)技術を用い金属を蒸着し、次化 足跡または導撃体パターンを光学措写し、それから、 レーザ加工の貫通孔を含み望せしいパターンに剣,ニ ツケル・及び金を電気メッキし、最後に、望ましくた い金属を飲去し、プロセスを完了する。金属化財電体 潜もまた安定な材料性質を有し、誘致体層として有利 に使用されるのを可能とする。移いシートの形でも、 とれは、1面ではセラミックにはられ、他面では金異 化旗にはられることが出来る物質を提供し、しかも誘

第6図を参照するに、本発明の他の実施例が図示さ れ、とれは、会員化上団層 802 を有する格別被覆の来 軟な砂電体層 600 を有し、それに、第2 図の 1 次プロ セス・ステップにもとづき数作されたセラミック・ア ルミナ荔板 200 がはりつけられるが、この場合は層600 は、接着剤の使用なしで直接にはりつけられる。第6 図に図示されるチップ・キャリア表定及び第4図に図 示されるものも共に良好を接着性を示すが、これは、 若しくはんだとぶにより斜勢されないセラミック・ア ルミナ基根 200 の平滑を上表面によるものである。第 6 図の構造にもとづく他の利点は(第 4 図と同様に) **比んだによるブラグ(役) 206 の付加的高さによりセラ** ミック・アルミナ苗板 200 がその取付け板(ポード) よりの高さが高いととは、第1回回に図示される歴知 の従来技術では見られなかつたことである。そとで本 発明は、より小さなより高由度のチップ・キャリア級 量を達成するのみならず、チップ・キャリアが板(ぉ ード)の表面に取付ける時に行なわれる電気的遊読の 信頼度を維持し改善する。

要約すると、超高密度テップ・キャリア整備は、高価な、高温度、共通競成技術を要せずに、改善されしかも小さい間乗化したチップ・キャリアのの製作を可能にした。

さらに本発明のチップ・キャリア報館は高価を組み立て技術を除去したのみならず、より小さいより高密度のテップ・キャリアを選成するため、既知の薄膜技術と関連し、柔軟な静健体層のいくつかの材料特性を有効に利用し、既知の従来技術の限界を克服した。

本発明のチップ・キャルアを置は十分に多くの付布和点を開示しているが、多数の変更や修正が当業技術者には明白であると考えられる。それ故に上述の発明の型式は、たんに好ましい典型的な実施例であるが、型式、構造、部品の配置にかいて行なわれる変化は、上述の発明の範囲からはづれるものではない。



特表昭63-503261 (6)

Fig. 2

--- 1次 プロセス ---




ひ 第1届金属化 202




208 206









福正書の翻訳文提出書(特許法第 184 条 7 の第 1 項)

1000 端。年4月 點

特許庁長官 小川 邦 夫 殷

1. 特許出顧の表示

国原出取番号 PCT/US86/02814

2 発明の名称

超高密度パッド配列チップキャリア

3. 存許出 顧人

住 所 アメリカ合衆国イリノイ州 60198, シャンパーグ, イースト・アルゴンクイン・ロード, 1803 香

名 称 モトローラ・インコーポレーテッド

代表者 ラウナー・ピンセント ジョセフ

国 籍 アメリカ合衆国

4.代· 理 人

住 所 東京都登島区南長崎 2 丁目 5 番 2 号

氏名 (7139) 弁理士 玉 蟲 久五郎

5. 補正奪の提出年月日

1987年 3月 77日

6. 流付容線の目録

(1) 補正書の翻訳文

1 通

- 2 (福正) 前記単一の予備拠成セラミック落板手 段は、アルミナのような材料から成る前配請求の範 囲第1項記数のテップ・キャリア基置。
- 3. (福正) 前記単一の条軟性関電体層手段は、ポリイミドフィルムから成り、前記単一の柔軟性関電体層は、接着剤のような材料を使用して予個規定セラミック基板に貼着される前記請求の範囲第1項記載のチップ・キャリア整備。
- (補正) 前記年一の柔軟性誘電体層手段は、予 備焼成セラミック基板手段に直接贴着される前記請 水の範囲第1項記載のチップ・キャリア芸量。
- 5. (補正)前記単一の予例娩成基板手段の座表面上の貫遠孔内に形成される前記はんだのブラグは、それが取付けられるボード上のテップ・キャリア装置を高くするように作用し、それによりテップ・キャリア装置とボードとの間に間隙を与え、最終アセップリを容易にし、作楽をきれいにする前記請求の経囲第1項配載のテップ・キャリア装置。
- 6. (補正) 前記単一の条款性詩電体層手段は、その上に取付けられる半導体テップから前記単一の予信焼成セラミック遊板手段まで良好な熱伝導路を与える前記請求の範囲第1項記載のチップ・キャリアを使っ
- 7. (補正) 前記単一の乗款性時電体層手段は、半

特表昭63-503261 (7)

海体テップを取付ける会員化上表面を具える前記録 求の顧問第1項記載のテップ・キャリア装置。

8. (補正) 気密剣止したペッケージを与えるセラ ミッタペースを有するテップ・キャリアをつくる方 法であつて、

レーザドリルにより運管性質通孔配列を具えるよ りに上部主要面及び下部主表面を有する単一の予備 競成セラミック基複からセラミックペースを形成し 事態性金髯化を下部主表面に適用し、質通孔を具え る工程、

各々が導管性貫通孔に結合されるランナにより導 管性性ランナの配列を描写し、電気メッキし、エッ チングする工程、

3年性食造孔を登疏するはんだにより実質的にそれを介して上部表面以外をプラグする工程、

前記セラミックベースの上部主表面を金属化し、 次いで、各々がはんだによりブラグした買逸孔に姿 続される導電性ランナにより、その上部主表面上で 外方に延びている複数の導電性ランナを指写し、電 気メッキし、エッチングする工程、

前記セラミックペースの上記主要面上に、上部表 図を有する柔軟性誘電体層を貼着し、その下方の導 電性ランナ報置から絶縁した半導体チップを取付け る工程、

国 縣 詞 垄 報 告

			international Application the	PCT/US85/02814
R ELAB	PIPICATIO	SO BUSINET OFFICE OF SOME POR	و جونده میساده دونون به میدون	41
TOC 14	6 44 WARNA	X 7/06. 1/11, 1/10	MAN COLUMN AND 17C	
7. š. č	1. 361	/400, 403, 414; 29/845, 8:	es.	
A Patu	a starci	7-00, 102, 121; 20/843, 8	,,	
Charles	-		Letter Branched 1	
			Chromoson Symbols	
v.s. (361/400, 403-6, 408, 414; 29/832, 845, 852-3; 357/75, 80, 84; 174/32FP, 68.9		
		Determination Survival after to the Lauri Tell and December		٠.
		•		
M. 905		** **********************		
Chatter.		ion of Document, H with traffic lies, mines are	remain, of the citories passages	11 Referent to Cheer St. 15
Y		4,446,477 (CLRROR, ET AL) se the entire document	1 Pay 1984	1-3, 5, 8, 10, 12-14
¥	02, A,	26,571,313 (ST2-60G) 22 2 66 the abstract	Turne 1978	1-3, 5, 8, 10 12-14
Y	US, A, 3,868,724 (PERGENC) 25 Febru Same column 2, lines 1-10 and a 3, lines 52-60		thrusy 1975 od colum	4, 9
X	US, A,	NS, A, 4,437,109 (ANTHORY, ET AL) 13 March 1984 See abstract, lines 5-8		1, 6
A	DS, A,	3,838,984 (CRANE, ET AL) se column 4, lines 3-6	1 October 1974	2, 8
۸	, د , ور د	4,336,551 (PWITH, ET AL) on the abstract	22 June 1982	1, 8
* Secretal extrapolates of which december 1.1 "At december of shoney the groups state of the art which is not because to the first particular forces to the first particular forces." "Expended forces come had published on or after the intermediated finished action."				toward and the statement and the training and the statement and th
- 12	74 mis		A terror of postule of	with taber
~ #		A may three deader on priority descript or to adjustich the purioration data of propher r aprical resource loss consideral	Property and property step	minmans; the Chiral browless regime or immunes may when the dy yang or maps other sould design hamp pleases; to a person differ
the or the product of the sector				
"O" procured referring to an and displaceme, one, and displaceme			A-110, 2-11 44-114-11-11	
"F" processes productived gather in the intermediated (Street description) and the second period description of the second				
Pr. CENTIFICATION Date of the Agent Companion of the intersectable Joseph * Date of Making of the Engineering Sports Report *				
March 31, 1987			1 0 APR 198	_
-	al beriik	g Asthrop 1	MEASURE OF Authorises Offices	*
ISA/US			Japan Lau	

前記录軟性誘電体層は、半導体チップの電気的に 総理性ある取付けを与え、複数の導理性ランナ及び、 各貫通孔に対し気密封止を与えると同時に前記予備 焼成セラミック基板の底表面上にペッド配列インタ フェースを形成するはんだによりプラクした貫通孔 に対し、その下方領域の使用を可能にし、それによ つて、チップ・キャリア破骸は等しく大きなペッド 配列由度を示す工程、

を具えるチップ・キャリアの製造法。

特表昭63-503261(8)

第1頁の銃き

優先権主張

❷1986年9月2日動米国(US)Ф902819

⑫発 明 者 シャーポフ,ジョン

アメリカ合衆国フロリダ州33065, コーラス・スプリングス, ェ ヌ・ダブリユー・サーテイサード・ストリート, 12126番

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

č
☐ BLACK BORDERS
\square IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.